官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页-old > 服务网站 > FPGA代码库 >

0502_mdyRom

发布时间:2023-04-11   作者:admin 浏览量:
 mdyRom是明德扬提供的ROM IP核模块,用户可直接例化此模块来实现ROM的功能,而不必另外再生成IP核。


注意:mdyRom、mdyRomAltera模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表

mdyRom
信号名 I/O 位宽 定义
address I 根据参数DEP来设定,位宽为log2(DEP)-1,例如深度DEP为8,此宽度为3。 ROM的读取地址
clock I 1 ROM工作时钟
q O D_W ROM输出数据

mdyRomAltera
信号名 I/O 位宽 定义
clk I 1 ROM工作时钟
addr_a I 根据参数DEP来设定,位宽为log2(DEP)-1,例如深度DEP为8,此宽度为3。 ROM_a 的读取地址
q_a I D_W ROM_a 输出数据
addr_b O 根据参数DEP来设定,位宽为log2(DEP)-1,例如深度DEP为8,此宽度为3。 ROM_b 的读取地址
q_b O D_W ROM_b 输出数据


二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。

参数 定义
D_W 设置ROM数据的位宽。
DEP 用来设定存储数据的深度;
MIF 双引号内填写对应.mif文件的路径,例如"../src/data"。请参考相关案例的使用方法。

     
三、问题讨论
1、

上一篇:05_mdyRam
下一篇:0503_mdyShiftRam
   拓展阅读