本文设计思想采用明德扬至简设计法。在使用FPGA设计系统时，常需要利用FIFO进行数据缓存保证数据不丢失，因此计算FIFO深度是至关重要的。FIFO的深度主要取决于“最恶劣”的情况，以下对于两种最常见的场合进行分析。
一.已知读写两侧带宽及最恶劣情况，求FIFO深度
如：
分析：
计算：
Nwr = 120
Nrd = t/Trd = 120*Twr/Trd = 120*frd/fwr = 120*80/100 = 96
x = Nwr - Nrd = 120 - 96 = 24.
由于FIFO深度只能取2的整数次幂，因此最小深度为2^5 = 32.
二.为保证数据连续输出，求读取前FIFO内至少缓存数据量
如：
分析：
计算：
Nrd = 8192
Nwr = t/Twr = 8192*Trd/Twr = 8192*fwr/frd = 8192*80/100 = 6553.6B
发送水线x满足 Nwr +x = 8192 --> x = 8192 - Nwr = 1638.4B
FIFO深度为2^11 = 2048.
