周末培训班_FPGA-明德扬/专业FPGA解决方案专家

一、 授课方式

周一-周五在线课程，老师在线辅导、答疑，远程交流

周六-周日现场教学，老师实时指导项目

二、 授课校区

广州番禺校区

三、 适用人群:

在广州、深圳等周边的学生或工作人士需要学习FPGA

四、教学目的

让学员具备FPGA开发能力以及实现就业，实践性的培训，让学员在最短时间内做最多的项目。通过项目实践，循环上升，完成一个一个老师布置的练习题目，提高自身设计能力，培训班培养学员的是思维逻辑能力，独立设计能力。

五、 课程内容 :

周末班基础部分
计数器部分	章节	明德扬计数器规范
		明德扬计数器六步法
		明德扬计数器训练
	内容	计数器部分共有56题设计题涉及：脉冲设计数值设计数字时钟设计 UART串口设计 VGA接口设计 SPI接口设计 SCCBIC接口设计
	达到效果	1.掌握明德扬计数器模板，掌握计数器的设计步骤 2.掌握至简设计法设计技巧和规范 3.计数器思维训练，能做到给出功能做出设计
状态机部分	章节	明德扬状态机规范
		明德扬状态机要点讲解
		明德扬状态机训练
	内容	状态机共 18 道训练题型，其中涉及：波形产生状态设计自动售货机状态机设计通信和网络处理中的包文识别训练包文检测功能设计
	达到效果	1.掌握明德扬状态机模板，掌握状态机的设计步骤 2.掌握至简设计法设计状态机的技巧和规范 3.计数器思维训练，能做到给出功能做出设计
第四部分明德扬FIFO架构	章节	FIFO原理
		FIFO架构原理
		FIFO架构训练
	内容	FIFO 使用技巧一共包括 24 道设计，主要是通信、网络包文的处理。
	达到效果	使用 FIFO实现应用功能，掌握FIFO在实际项目中的重要性和应用
第五部分软件使用	章节	QUARTUS软件使用
		modelsim软件使用
		测试文件编写
		调试技巧、signaltap
	内容	quartus、modelsim的使用教程测试文件编写 signaltap的使用
	达到效果	掌握quartus、modelsim常用软件的使用掌握软件仿真、上板验证的技巧掌握测试文件的编写掌握在线逻辑分析仪（signaltap）的使用
第六部分时序约束	章节	时序约束基本原理
	章节	时序约束训练
	内容	学习时序原理时序约束工具的使用时序约束概念时序约束步骤
	达到效果	掌握altera时序约束基本知识点和时序约束技巧
其他资料

主要内容包括：

序号	项目内容	序号	项目内容
1	至简设计法-计数器训练	29	千兆网接口-GMII接口设计
2	至简设计法-四段式状态机训练	30	千兆网接口-MAC层协议
3	至简设计法-FIFO使用训练	31	以太网IP核时钟管理、初始化流程和应用方法
4	FPGA开发流程	32	以太网报文的结构
5	测试文件循环激励产生	33	ARP请求包文、响应包文的设计和解析
6	自动对比仿真的实现	34	UDP协议的实现
7	UART协议和实	35	ICMP协议的实现
8	VGA时序原理和接口设计	36	TCP IP协议
9	高速SPI接口设计	37	检验码原理以及CRC的实现
10	SCCB/IIC接口设计	38	以太网调试工具-小兵测试仪应用
11	边沿检测方式	39	以太网抓包工具-wireshark应用
12	拼接移位运算方法	40	以太网包文检测器的设计
13	串并转换和并串转换的设计	41	以太网包文丢包机制
14	调用PLL来倍频和分频	42	以太网包文高校传输机制
15	RAM的读写技巧	43	原码、反码和补码的转换
16	RAM的高级数据拼接技巧	44	基于补码的加减法运算
17	RAM文件初始化	45	信号发生器的设计
18	SOBEL边缘算法实现	46	FPGA时序原理
19	图像滤波的设计技巧	47	FPGA的时钟、端口和内部约束
20	摄像头采集的设计技巧	48	明德扬时序约束方法表
21	动态图像乒乓缓存的实现方式	49	时序约束训练-四大工程的约束方法
22	数据手册阅读方法	50	时序约束的错误解决方法
23	SDRAM初始化实现	51	跨时钟域处理原理
24	SDRAM的仲裁机制设计	52	时序报表解读
25	SDRAM BURST传输实现读写方法	53	随路时钟方法
26	DDR2 IP核的生成	54	流水线设计
27	用MODELSIM仿真DDR2	55	如何阅读他人代码
28	千兆网接口PHY芯片的应用	56	上板、仿真工具的应用

周末班项目部分
温度检测工程	项目简介	本项目主要是通过串口助手发送指令设置温度采集的使能、关闭信号，温度报警的上下限值，并将采集到的温度实时显示到数码管上。
温度检测工程	掌握技能	本工程包括 ASCII 和 HEX 的转换、串口、温度传感器控制、上位机（PC）与 FPGA 通信协议、串并转换、数码管动态显示等内容，一共需要设计 9 个模块设计
边缘检测工程	项目简介	本项目主要是实现按键按下后FPGA通过SCCB对摄像头OV7670初始化配置，然后摄像头输出行、场及RGB信号，FPGA再对识别后的RGB信号进行灰度转换、高斯滤波、图像二值化、加sobel算子、之后通过乒乓操作输出到VGA接口在显示器显示检测到的图像边缘
边缘检测工程	掌握技能	本工程包括摄像头采集、摄像头配置、按键消抖、灰度转换、SOBEL 边缘检测、图像高斯滤波、图像存储控制、VGA 显示等内容，一共需要设计 9 个模块。
千兆网工程	项目简介	本项目主要是通过千兆以太网模块RTL8211，通过调用以太网IP核采用GMII模式，自己编写IP头、UDP头、ARP头的加包头（发送）、解包头程序（接收），初始化配置模块来实现千兆以太网的收发。
千兆网工程	掌握技能	千兆网工程包括网络基础知识、UDP 层协议打包和解包、 IP 层协议打包和解包、MAC 层协议打包和解包、MAC IP 核的使用、PHY 芯片和 MAC IP 胡配置等，一共需要设计 8 个模块。掌握wireshark抓包、小兵发包
DDR工程	项目简介	本项目主要是先实现SDRAM的初始化、读、写、自动刷新操作了解SDRAM的工作工程，之后通过调用PLL以及DDR3 IP核实现DDR3的读写操作。
DDR工程	掌握技能	本工程先从 SDRAM 逻辑设计开始，通过 5 个训练，初步建立 SDRAM、DDR 等相关时序的概念。然后掌握 DDR2 IP 核生成技巧、仿真技巧、上板过程，掌握 DDR2 的用户接口时序，并设计更加易用的 DDR2 接口。

选学项目（任选一个）
序号	项目名称	工程介绍	技术要点
1	某大数据处理项目	本工程实现大数据通过多路10G光纤传输到FPGA，FPGA将数据保存到DDR3，然后读出上送给PCIE的功能。	1. 多路10G光纤的传输 2. 高速DDR3缓存 3. 高速PCIE的通信
2	某激光测速项目	本工程内容包括高速 AD 采集（500M），FFT 变换、FIR 滤波等内容。本项目计算量大，需要学员掌握速度换资源、资源换速度等技巧，并使用此技巧来进行架构设计。	1. 500M速率的ADC信号采集 2. 检测方法的FPGA处理 3. 大数据量的FPGA处理方法 4. 千兆网传输 5. FFT算法实现本工程内容包括高速 AD 采集（500M），FFT 变换、FIR 滤波等内容。本项目计算量大，需要学员掌握速度换资源、资源换速度等技巧，并使用此技巧来进行架构设计。
3	某CCD项目	本工程实现光谱采集系统，包括 USB 接口、CCD 摄像头采集、存储控制等，是一个相对完备的 FPGA 项目。	1. CCD采集 2. USB接口传输 3. 上位机和FPGA的通信 4. EEPROM处理 5. 硬件产品的生产流程
4	视频拼接项目	本工程是基于LATTICE芯片，实现LVDS、RGB等图像输入，在FPGA中实现画中画效果，最终使用LVDS输出的功能。该功能多用于汽车电子行业。	1. LATTICE芯片的使用 2. LVDS视频输入 3. LVDS视频输出 4. 视频拼接的处理方式
5	MIPI项目	本工程是基于LATTICE芯片，实现MIPI协议的功能，包括MIPI输入和输出。	1. LATTICE的芯片使用 2. MIPI D_PHY设计 3. MIPI CSI协议的设计 4. 图像拼接的处理方法 5. FPGA错误检测机制
6	某精密仪器项目	本工程的重点是JESD204B接口，使用该接口可以实现多达2G的ADC和DAC转换效率。 JESD204B接口是技术前沿，市场大量需求该类型人才。	1. 千兆网传输 2. 上位机和FPGA通信机制 3. ADC7961的数据采集 4. AD9144的数模转换，转换速率高达1G 5. JESD204B接口
7	机器视觉图像采集传输工程	本工程实现的是从工业摄像头采集后，做一定的图像算法处理，最后通过GIGE协议上送给电脑的功能。	本工程内容 MP9031 摄像头配置、摄像头采集，伽玛校正、图像切割、GIGE 协议实现，图像存储控制、UDP 千兆网传输等内容，其中实现难点是图像存储控制，因为涉及到包文重传、分发等。

六、 教学特色

（一）至简设计法

至简设计法是潘老师独创的fpga设计法，其最大的特点是设计模板化、思考步骤化。设计模板化，在设计上明德扬把一些功能模板规范成可复用的模板，设计者只需要填入参数就能把设计做出来，极大地减少代码上不必要的错误，设计者只需要专心做好设计。思考步骤化，至简设计法能帮助学者形成严谨的逻辑思维，做到设计有根据思考有步骤。

（二）三段式教学法

明德扬培训是三段式教学法，是明德扬在“掌握实际操作技能”的“工程师教学”理论上发展而来的，针对FPGA教学的具体步骤。
1、基础阶段。

第一个阶段基础阶段，掌握FPGA设计所必修的至简设计法、软件工具、语言语法、六步法、变量法等方面内容，实现“给定功能即可实现”的效果。本阶段网络班培训需要1个月左右完成。
2、项目阶段
第二阶段为项目阶段，完成3-5个最具实用代表性的FPGA实际项目，达到“见多识广”的规范所通用的方法。运用这种方法，可以完成所有的项目。

3、综合项目：边缘检测+千兆网传输显示项目+上位机显示。

本阶段由潘文明导师进行指导，达到在垂直应用领域“专”“精”的效果，实现从“小白”到“大牛”的突破。

七、课时

300个学时。完成时间看个人接受能力，进度是个人控制的。当然越勤快进度就越快。

八、 学习保障：

1、付款后立即开通培训班权限；

2、签订100%专业学习协议，包学包会，学会为止；

3、不定期举办“模拟面试”，增长学员的阅历；

4、优秀学员推荐就业。

九、学费

学费8800元，含开发板使用权、配套学习资源、一对一导师服务。

十、周末培训班优势