官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
明德扬就业班现正火热招生中，课程主要传授至简设计法，100天的课程足以满足岗位需要，包就业推荐，详情点击咨询...
您的当前位置：主页-old > 教程中心 > 问题解答 >

当MODELSIM出现module glk-time-mea(clk)这么解决？

发布时间：2023-04-13   作者：wuqi 浏览量:
老师请问这个怎么改正呢？

答：测试文件没有输入输出port
上一篇：仿真的时候只能通过看波形确认结果吗？有没有其他方法？
下一篇：以前用questa sim创建过一个工程，现在想重新打开那个工程。怎么操作？
   相关推荐
   拓展阅读

  • 认识明德扬

    关于我们 公司简介

  • 公司环境

  • 明德扬FPGA学习群

    明德扬FPGA至简设计群

  • 客服热线

    点击联系吴工 点击联系周老师

  • 公司地址

    深圳地址：深圳市宝安区西乡街道大益广场3座3A
    广州总部：广州市南沙区阳光城领悦P1栋802室
    联系方式：18022857217(微信同号)
友情链接:
中国互联网诚信示范企业 违法和不良信息举报中心 网络110报警服务 诚信网站
Copyright © 2012-2019 版权所有：深圳明德扬科技教育有限公司    ICP备案 ：粤ICP备17036451号    穗公网安备：44010650010086