官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页-old > 教程中心 > 问题解答 >

MODELSIM/仿真问题2【汇总帖】

发布时间:2023-04-12   作者:yijinyun 浏览量:


通过平时同学们反馈学习中经常用到的学习点,因此明德扬最近做了抖音系列短视频,都是一些FPGA学习技巧分享,
大家感兴趣可以关注明德扬抖音号:87481069842,内容不断更新!记得关注点赞学习不迷路!



问题1-58在:MODELSIM/仿真问题1【汇总帖】



【问题59】请问modelsim出现这个闪退怎么办啊?

答:弹窗里提示:请看相关的文件(transcript),以获取更多信息。所以请按提示操作




【问题60】请问我用modelsim仿真的时候,我的波形不是从0秒开始计时的,而是从4000ns开始计时的,这是为什么呀?

答:请检查测试文件,该波形是否设置有初始值,在赋予数值或数值变化前是否有“#300“或其他时间设置语句




【问题61】请问仿真产生下面的错误问题
"Failed to access library “XXXXXX”",如图:


答:
1. "Failed to access library “XXXXXX”",这是指仿真的时候,找不到仿真库XXXXX。
2. 如果是全部自己设计的文件,编译后,MODELSIM会将其保存在work这个库里面。如果非work库,一般就是官方如XILINX、ALTERA、LATTICE的仿真库。
a. 如果是XILINX、QUARTUS仿真库,可以从VIVADO、QUARTUS中进行仿真;或者编译仿真库文件,再关联到MODELSIM中,具体方法请百度。
b. 如果是LATTICE的仿真库。在安装diamand、radiant软件时,会同时安装MODELSIM软件,请使用这个MODELSIM软件进行仿真。




【问题62】当MODELSIM提示,XXX模块was not found时怎么解决?如图:


答:当MODELSIM提示,XXX模块was not found时,是指MODELSIM找不到该模块。请按以下思路定位。
1. 如果该模块是你自己设计的模块,请添加进MODELSIM工程。
2. 有可能该模块是官方如XILINX ALTERA的IP核,请要添加官方的仿真库




【问题63】:error(vsim-3053):Illegal output or input port connection for port ”XXXX“。


答:报错的原因是没有对属于input/output接口的“XXX”信号的进行输入输出定义。该问题是没有对输出接口信号“Q”进行定义。



【问题64】仿真文件里,没有定义timescale时,那么仿真的单位是多少?
答:仿真工具modelsim默认的单位是ns。如果有指定timescale(不一定在仿真文件中指定,任一设计文件也可以指定),则按timescale来。



[问题65】
工程里面其他文件都可以打开,就是这control文件打不开,我单独把两个文件拿出来仿真一个能打开,control文件还是打不开
  
答:此错误消息表示尝试以读取模式打开指定的文件时出现问题。解决方法: 
1、文件路径不对,或者文件不存在,找到对应文件放到指定文件下
2、工作目录设置错误,设置工作目录为测试文件所在目录,并且要包含有功能文件和测试文件
3、如果您检查后,觉得文件名有了,但就是出现上面错误。一般是没检查仔细,您可以尝试把文件和模块名,改成简单的名字,如abc,再确认。



【问题66】verlog仿真数据量比较大,用啥定义比较合适?数据需要1k的常量。

解答:如果是仿真的话,相对于硬件上板没有什么限制,你可以根据需要定义一个大的数据或者用二维数组的方式定义也行。





   拓展阅读