官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页 > FPGA培训班 >

FPGA企业定制培训

发布时间:2019-12-27   作者:admin 浏览量:

明德扬科技教育以现场可编程门阵列(FPGA)为核心,在原有FPGA人才培训和专业人才猎头服务基础上,面向广大企业开展FPGA内训业务,深受用户信赖和好评。以下是我们的课程大纲。


企业培训大纲(参考)





企业培训大纲(参考)

序号

主题

学习目标

学习内容

实验

1

主题1FPGA现代数字系统设计及开发流程

掌握FPGA基本设计流程;掌握FPGA的开发工具;掌握FPGA的调试工具。

FPGA开发流程
VIVADO
综合编译、配置管脚等方法
VIVADO
在线调试工具的使用方法

实验:PWM脉冲开发的完整流程

2

主题2Verilog可综合设计

掌握Verilog HDL语言中可综合语法
掌握利用Verilog HDL完成常用的组合逻辑和时序逻辑

Verilog HDL语言的开发基础,包括其开发优势以及可综合的概念
Verilog HDL
语言的基本结构、例化以及参数化原件的实现
Verilog HDL
基本语言要素,包括各类数据类型的使用
行为描述语句,包括组合逻辑和时序逻辑的书写方法
难点释疑,包括阻塞赋值和非阻塞赋值、双向端口、锁存器、同步/异步电路、IFCASE语句的区别等应用难点

实验:实现算法(a+b*c+d

3

主题3FPGA至简设计

至简设计概述
至简设计的技巧和规则
掌握到简设计的方法
养成良好的代码书写风格

至简设计法的计数器规则
至简设计法的状态机规则
至简设计法的架构划分规则
至简设计法的设计案例

实验:计数器设计
实验:SPI接口设计
实验:算法实现:累加和

4

主题4XILXIN的常用IP

掌握XILINX 一般IP核的使用方法(FIFO);
掌握XILINX FFT IP核的使用方法;
掌握XILINX LVDS IP核的使用方法。

XILINX IP核生成流程
FFT IP
核的介绍和使用方法
LVDS IP
核的介绍和使用方法
总结 IP核的一般使用方法

实验:使用FFT IP核实现频谱计算
实验:在上一工程基础上,对频谱数据进行开方根和求和等运算
实验:在上一工程基础上,添加LVDS接口(激光测距工程)

5

主题5Verilog仿真技巧

理解Verilog HDL语言的仿真原理,掌握Verilog HDL语言中的仿真语法以及系统任务,能够编写常用的测试代码,并利用ModeISsim完成代码测试的技巧

仿真和验证概述。
Verilog HDL
语义解释以及仿真原理简介
常用的行为仿真描述语句。
各种仿真激励的产生,包括时钟、复位信号以及常见测试数据的产生。
Model Sim
软件的使用。

实验:仿真激光测距工程,并用文件方法检测数据

6

主题6时序约束入门与分析

掌握VIVADO的时序约束工具
掌握FPGA时序的概念
掌握建立时间和保持时间概念
掌握时钟频率的决定性因素
掌握时钟的约束方法

VIVADO时序约束的方法
FPGA
时序概念、建立时间和保持时间概念、时钟频率

实验:激光测距工程进行时序约束,得到时序约束报告,并对时序约束报告进行分析。

7

主题7FPGA高性能设计方法

速度与资源互换原则
流水线设计
高效的代码技术

影响FPGA速度的因素;
延时和带宽的异同;
FPGA
资源的估算方法;
速度和资源的关系;
速度换资源的场合和一般方法;
资源换速度的场合和一般方法。

实验:在500M的采样率下,激光测距工程会遇到什么问题?以及如何解决?(资源换速度)

8

主题8:深入理解FPGA的系统

1)深入理解FPGA的基本结构与资源
2
FPGA基本算法机构(以加法、乘法和FIR滤波为例)
3
)基本时序概念(路径周期和接口、全局时序和时序例外)
4
)面向时序性能的FPGA代码设计与综合(Spartan-3/6Virtex-4/5/6/7UltraScaie)
5
)深入理解FPGA设计流程(Vivado2018.2

9

主题9:高级仿真技巧

掌握自动对比仿真的技巧
掌握MODELSIMDO文件的使用
掌握大模块设计中的一些仿真管理技巧

系统函数的使用,以文件读取任务为主,从而快速完成大规模程序的验证。
自动对比仿真的技巧;
DO
文件介绍和使用;
大规模设计中应用的仿真管理技巧。

实验:仿真激光测距工程,产生3个测试用例;使用DO文件的方式自动仿真。
实验:演示代码迭代的仿真实验。

10

主题10VIVADO下的“层次化、模块化”设计方法学

1)层次化、模块化设计方法
2
)模块划分和架构设计
3
)设计保存技术
4
)团队合作设计

实验:激光测距工程的架构设计思路

11

主题11FPGA时序约束与分析

1)时序的概念和原理
2
)时钟约束的步骤
3
)时钟时序约束
4
)输入延时input delay时序约束方法
5
)输出延时output delay约束方法
6
)时序例外的约束方法

基于激光测距工程进行时序约束,包括
实验:时钟约束的练习
实验:输入延时约束练习
实验:输出延时约束练习
实验:时序例外约束练习


注:以上仅是部分课程内容,更多课程未能一一列出,可根据企业实际需要定制课程内容,欢迎前来洽谈。


以下为部分常见问题摘录:


1、         为什么要开展企业内训?

总体来说,企业内训是世界500强企业普遍采用的一种培训方案,在为企业带来系统的现代管理知识与技能的同时,还能为企业带来更突出的附加价值,可以快速转化为直接效益和间接效益。增强企业人才的凝聚力、向心力和业务水平。


2、         为什么选择明德扬?

选择明德扬进行企业培训,有如下优势

a)      明德扬具备丰富的企业培训经验;

b)      明德扬快速帮助公司建立企业规范;

c)      明德扬可快速提高研发团队实力;

d)      明德扬在新员工入职培训上有丰富的经验;

e)      明德扬设计技巧方面有独特的优势;

f)       明德扬FPGA课程内容丰富,包括时序约束、数字信息处理、高速接口方面有丰富的培训经验。

 

  3、你们之前做过企业内训吗?

     明德扬与众多国内优秀高科技企业保持着非常良好的合作关系,具备丰富的企业内训实际经验,明德扬向包括海格通信、广州敏道信息科技有限公司、东莞市瑞航信息科技有限公司等高科技企业提供了完善周到的内训服务,深得广大客户信赖。其中大部分企业更是与明德扬建立了长期战略合作伙伴关系。


4、         你们怎么做到帮我们快速建立企业规范的?

     明德扬采用核心自主知识产权的《潘文明至简设计法》,用独创的“八步法”,并结合企业的实际需求,把FPGA设计步骤标准化。所有项目只需要依据规范,按照标准化步骤进行设计。建立了成熟完整的设计规范体系,而且细化到对整个项目的所有流程和操作,如架构设计、模块划分、代码编写、仿真验证等均有实用的规范。

 

5、         你们怎么快速提高我们研发团队实力?

任何公司研发团队的成员,水平都参差不齐。可能有刚毕业的学生、也有资深工程师。明德扬企业内训显著提高研发团队的实力,将资深工程师的技巧和经验,转化为团队遵守的规则,从而即使无经验的工程师,也能快速获得研发实力。

 

6、         你们有适合新入职、零基础员工的课程吗?

明德扬本身就是FPGA培训机构,培训出大量零基础、通过培训快速胜任FPGA设计工程师岗位的实用型技术人才,深受企业欢迎。明德扬潘文明先生的《至简设计法》核心就是一个“简”字。除了在设计思路、过程、结果等方面实现了至简化,学习方法也是最简单,零基础的新员工学习也没有任何障碍。

 

7、         你们有设计技巧方面培训科目吗?

8、         明德扬在设计技巧方面有独特的优势。

《潘文明至简设计法》来源于华为海思的大量经典案例,是众多业内一流工程师的经验、技巧的结晶。通过该方法,结合企业实际需求,将FPGA设计规范和标准化,众多设计的技巧实用化。最后形成一整套适用于具体企业的通用、高效、实用、易学的设计方法。

 

10、企业内训课程是固定的吗?是否可以根据我公司实际来定制课程?

 明德扬FPGA课程内容丰富,包括时序约束、数字信息处理、高速接口方面有丰富的培训经验。明德扬善于将复杂的理论简单化,并通过由易到难的实践,确保学员能掌握课程的精髓。

明德扬支持企业根据自身情况定制课程,包括课程内容、课程时间等,欢迎前来洽谈。

 

  11、我们公司是研发性质的,你们培训过程中不可避免的会接触到我们的一些商业机密,如何保证不外泄?

       首先,我们签订保密协议,有法律保障,我们不会将任何相关信息泄露;其次,我们公司也有相关的内部保密制度;第三、我们是培训机构,不进行生产活动,因此任何情况下不可能与具体企业产生竞争市场。

 

   12、你们是固定收费吗?

      不是的,培训费用是根据每家企业的课程内容、学员基础和学习时间而定的,欢迎前来洽谈。 

 

  •   
  •   
  •   
  •  
  • FPGA教育领域第一品牌
  • 咨询热线:020-39002701
  • 技术交流Q群:544453837