仿真一段代码原来两个端口仿真没有问题，后面增加两个端口， 我在仿真一段代码。原为两个端口，仿真没有问题，后面增加了两个端口，modelsim提示这两个端口找不到。但我在激励文件中也已经加了这两个端口... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 仿真时，提示如：port ＂clock＂not found in the connected module(8th co 仿真时，提示如：port "clock"not found in the connected module(8th connection) 答：该提示是说，例化代码时（上面提示前会提示哪一行出错），被例化的模块没... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 编译include文件时，提示编译的错误 编译include文件时，提示编译的错误 答： 一般include所用的文件，不是一个完整的module代码，它只是一个代码片段。其他代码通过include的方式，将这... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 modelsim10.4仿真错误Error: (vlog-7) Failed to open design unit f modelsim10.4仿真错误Error: (vlog-7) Failed to open design unit file "XXXXX" in read mode解决办法 答： 此错误消息表示尝试以读取模式打开指定的文件时出现问题。... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 MODELSIM没有信号也没法添加，这么看波形？ 111.png.jpg (271.88 KB, 下载次数: 0) 下载附件 保存到相册 2020-8-21 18:00 上传 没有信号就没办法添加，看波形 答： 右键addwave添加... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 modelsim仿真带有include的.V文件时提示找不到包含的文件并且使用的 modelsim仿真带有include的.V文件时提示找不到包含的文件，我的所有文件都放在同一个路径下，并且使用的绝对路径依然报错 答：1. 注意看报错的路径... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-28 xilinx联合modelsim仿真时 修改比较少的时候有没有像altera里面的wo xilinx联合modelsim仿真时 修改比较少的时候有没有像altera里面的work restart run-all 我在library里面没有找到work选项。 答： 在altera平台，默认使用的是w... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 为什么ii我在modelsim中一直是8，什么原因？ 请问以下的 ii我在modelsim中一直是8，什么原因？ 答：因为for语句 其实就是简化操作等于你把ii分别带入 模块 然后展开写这样。 而不是真正的循环... 关键词 FPGA培训 集成电路IC FPGA就业培训班 2021-06-25 首页 上一页 1 2 3 4 5 6 7 8 9 10 11 下一页 末页 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 共 48页379条
