Vivado-Synthesis: Verilog parameter overridden within instantiation fails with "ERROR:[Synth 8-3438]"

答：这句提示是说：在例化的时候，参数TBYTE_SCR在设计文件里找不到。即原设计文件里没有TBYTE_SCR，但例化的时候又使用了。