信号名

位宽

I/O

功能

clk

1

I

工作时钟，由IP核输出时钟sclk提供

rst_n

1

I

复位信号，低电平有效

rd_burst_req

1

I

外部输入读请求信号

wr_burst_req

1

I

外部输入写请求信号

rd_burst_addr

28

I

外部输入读请求地址

wr_burst_addr

28

I

外部输入写请求地址

rd_burst_data_valid

1

O

控制模块读出到外部的有效数据

wr_burst_data_req

1

O

控制模快输出到外部的写请求确认信号，外部收到此信号，开始写入数据

rd_burst_data

64

O

控制模块输出到外部的数据

wr_burst_data

64

I

外部输入的写数据

burst_finish

1

O

app_rst_n

1

O

控制器输出的IP核复位信号

app_init_start

1

O

控制器输出的IP核初始化开始信号

app_cmd

4

O

控制器输出的IP核指令信号

app_cmd_valid

1

O

控制器输出的IP核指令有效信号

app_addr

28

O

控制器输出的IP核地址信号

app_cmd_burst_cnt

1

O

命令突发计数输出，指示给定的读或写命令被控制器自动重复的次数。控制器还根据命令的突发长度顺序生成每个重复命令的地址

app_ofly_burst_len

1

O

控制器输出的当前命令及时突发长度

app_write_data

64

O

控制器输出给IP核的外部写入数据

app_data_mask

8

O

用于写数据的数据掩码。每个位屏蔽本地写数据的对应字节

app_init_done

1

I

IP核输入的初始化完成信号

app_cmd_rdy

1

I

IP核输入的命令准备信号

app_datain_rdy

1

I

IP核输入的数据写入准备信号

app_read_data

64

I

IP核输入的从DDR3中输出的数据

app_read_data_valid

1

I

IP核输入的读出数据有效信号

app_wl_err

1

I

IP核输入的写错误指示信号

app_rt_err

1

I

IP核输入的读错误指示信号

信号名

位宽

I/O

功能

clk_in

1

I

系统的工作时钟

rst_n

1

I

复位信号，低电平有效

app_rst_n

1

I

异步复位信号，只对内存设备进行复位，不会重置IP核

app_init_start

1

I

IP核初始化开始信号

app_cmd

4

I

IP核指令信号

app_cmd_valid

1

I

IP核指令有效信号

app_addr

28

I

控制器输出的IP核地址信号

app_cmd_burst_cnt

1

I

命令突发计数输出，指示给定的读或写命令被控制器自动重复的次数。控制器还根据命令的突发长度顺序生成每个重复命令的地址

app_ofly_burst_len

1

I

当前命令及时突发长度

app_write_data

64

I

控制器输出给IP核的外部写入数据

app_data_mask

8

I

用于写数据的数据掩码。每个位屏蔽本地写数据的对应字节

clocking_good

1

O

时钟稳定信号

burst_finish

1

O

突发读/写操作完成

app_init_done

1

O

IP核输出的初始化完成信号

app_cmd_rdy

1

O

命令准备输出信号，有效时表示内存准备好接收下一个命令和对应的地址，只持续一个时钟周期

app_datain_rdy

1

O

IP核输出的数据输入准备完成输出信号。当它有效时，表示内存已经准备好接收数据

app_read_data

64

O

IP核输入的从DDR3中输出的数据

app_read_data_valid

1

O

读数据有效输出信号，当其有效时，表示数据总线上的数据有效读出

app_wl_err

1

O

IP核输出的写错误指示信号

app_rt_err

1

O

IP核输出的读错误指示信号

em_ddr_addr

15

O

内存地址总线，内存的多路复用行和列地址。

em_ddr_ba

3

O

内存的bank地址

em_ddr_cke

1

O

控制器生成的内存时钟使能信号

em_ddr_clk

1

O

控制器产生的内存时钟，最高可达到400M

em_ddr_cs_n

1

O

内存片选

em_ddr_data

16

I/O

内存双向数据总线

em_ddr_dm

2

O

DDR3内存写数据掩码，为字节级写屏蔽字节通道

em_ddr_dqs

2

I/O

内存双向数据频闪

em_ddr_odt

1

O

内存终止控制

em_ddr_cas_n

1

O

内存列地址频闪

em_ddr_ras_n

1

O

内存行地址频闪

em_ddr_reset_n

1

O

IP核向内存发送的异步复位信号，低电平有效

em_ddr_we_n

1

O

内存写使能