赛灵思推出业界首款P4_16至FPGA编译

明德扬专注FPGA培训，持续关注FPGA消息！

当地时间2017年5月11日，赛灵思公司宣布参加2017年的P4开发者日和P4研讨会。并于5月16日至17日在斯坦福大学，首次展示了P416编译到FPGA，并为网络研究人员引入了新的P4-NetFPGA工作流程。作为开发了新的P416语言标准的P4.org工作组的联合主席，赛灵思是这两天活动的主要赞助商和共同主办人。想要参加2017年P4开发者日和P4研讨会，了解会议和演示等内容和消息，需要登录网站http://p4.org/进行注册。

在2017年P4开发者日，赛灵思也与斯坦福大学和剑桥大学合作开发网络研究人员的P4-NetFPGA工作流。新的工作流是赛灵思P416利用赛灵思技术支持开发Net FPGA SUME平台进行网络研究，实现FPGA编译能力。它允许研究人员在线下以硬件方式轻松进行实验。在开发者日，有一个为期半天的动手实验室，让参会者获得P4-NetFPGA的经验，包括实施带内网络遥测。

在2017的P4研讨会上，也讨论了新的P416语言规范，赛灵思推出基于赛灵思的P416到FPGA编译流程SDNet™网络开发环境。SDNet支持1Gb/秒至100Gb/秒的FPGA数据包处理速率。在研讨会上，赛灵思实验室和斯坦福大学联合开展的行业首次演示，展示了通过将P416程序编译为赛灵思FPGA实现的TCP协议的状态数据平面处理。

明德扬专注研究FPGA开发板，了解更多FPGA相关就关注明德扬吧！