Altium宣布Altium 公司的最新一体化电子产品开发系统Altium Designer 6.0 极大地增强了FPGA-PCB 协同设计的能力，工程师可以充分利用FPGA 作为系统平台，而且简化大型FPGA 与物理PCB 平台的集成。 虽然人们早就认识到了FPGA 给逻辑开发带来的好处，但把这些器件集成到PCB 设计流程所带来的挑战，会使得PCB 线路板设计变得十分复杂并导致整体设计时间超长。通常无需考虑PCB 版图即进行FPGA 管脚分配，而在大规模可编程器件中使用的密集封装技术将使得PCB 板布线成为极大的挑战。 Altium Designer 打破了FPGA 的使用障碍，把硬连接的PCB 平台和软件及软连接的逻辑开发集成在一起，后者构成的嵌入式智能通过在PCB 线路板上编程以创建完整的应用。 Altium Designer 6.0 改进了FPGA 级设计和PCB 级设计间的集成，开发了很多新功能，与现在的大型可编程器件相结合， 它们精简了产品开发。 “ 大型FPGA 器件的可用性正改变着工程师的系统设计方法——产品中可以添加更多智能并同时缩短设计时间，减少制造成本。” Altium 的创始人和CEO Nick Martin 说，“Altium Designer 6.0 可帮助工程师在嵌入式智能级和物理设计级充分利用FPGA 提供的好处，系统的统一特性打破了在主流设计中广泛采用可编程器件的障碍，这样可以充分利用这些器件的扩展资源，简化逻辑和物理设计。” Altium Designer 6.0 引入了动态网络重分配概念，PCB 布线期间可在线交换FPGA 管脚。这包括重新分配预先布线的子网和交换链接的差分信号对，差分信号对可利用FPGA 器件上充分的LVDS 资源。动态网络重分配在板级具有增强了的FPGA 管脚优化引擎，允许工程师充分利用FPGA 器件管脚的可重新编程特性，在PCB 板极获得最优的布线方案。Altium Designer 系统的统一特性允许在板级完成的管脚交换和FPGA 项目的自动同步，减少手动调整处理I/O 的耗时。 通常带有大量管脚的FPGA 器件是密集BGA 型封装。这给原型阶段的调试带来很大困难，因为这些器件上的管脚不能直接探测。Altium Designer 的LiveDesign 开发方法允许工程师在开发中可与基于FPGA 的设计直接交互。Altium Designer 6.0 具有改进的JTAG 器件浏览器，可提供系统中所有JTAG 器件的管脚状态显示，在调试期间工程师可以实时检测管脚信号状态。管脚状态也可以在源原理图和PCB 版图动态显示，‘定位’查看设计文档内的信号状态。另外还有Altium Designer 的FPGA 虚拟仪器，可用来设定并监控FPGA 内的信号，给设计师提供电路运行完整的状态图，以进行系统的逻辑和物理调试。 FPGA 系统的在线测试在Altium Designer 6.0 中得到改进，提供增强的逻辑分析仪(LAX)虚拟仪器。可配置的LAX 可监控FPGA 内从8 位到64 位带宽的总线，支持多重信号集的连接。任意信号都可用来触发输入或选定为数据源。当可配置的LAX 连接到处理器指令总线时，总线数据可显示为反汇编的代码指令，代码相关的问题可方便地在虚拟仪器输出中进行跟踪。 Altium Designer 6.0 中32 位的基于FPGA 的处理器系统也有更多通用性，支持大量第三方的软核和分立处理器，包括Xilinx® MicroBlaze™ 软处理器、Sharp® BlueStreak™ LH79520 (基于ARM720T) 和AMCC®PowerPC® 405CR 分立处理器。这些新器件的支持，对于已经有了8 位和32 位目标独立软处理器支持的Altium Designer 设计系统来说，使设计者在使用FPGA 进行嵌入式系统开发时更加灵活。Altium Designer 6.0 提供的包裹连接器内核可帮助设计者定位支持的第三方处理器，同时保留Altium Designer 环境的所有设计功能，包括使用Altium Designer 虚拟仪器方便地连接基于FPGA 外设和用LiveDesign 进行调试。Altium基于Viper 的编译器工具链保证所有处理器间的软件兼容性，包裹连接器内核提供硬件兼容性。这意味着嵌入式设计师无需花费高昂的重新设计工程的代价即可在处理器间进行设计移植。

更多资讯请关注:www.mdy-edu.com

文章摘自：https://www.aliyun.com/zixun/content/2_6_762336.html?spm=5176.100033.400001.37.fj9Ycw